PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-135404

(43)Date of publication of application: 21.05.1999

(51)Int.CI.

H01L 21/027 H01L 21/3205 // H01L 21/76

(21)Application number : 09-300704

(71)Applicant: NEC CORP

(22)Date of filing:

31.10.1997


(72)Inventor: HORIBA SHINICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device wherein an alignment mark is easily detected at stepper exposure without increasing the number of processes.

SOLUTION: Related to a method for manufacturing a semiconductor device wherein, on the main surface of a semiconductor substrate 1, a first groove for element separation and a second groove for exposure alignment mark are formed, an insulating film embedding process where an insulating film 6 is embedded in the first groove on the first semiconductor substrate 1 and the second groove of the exposure alignment mark, respectively, and an insulating film etching process where, with a photo-resist as a mask, a part of the insulating film 6 formed above the main surface of the semiconductor substrate 1 and the insulating film 6 formed in the grove of the exposure alignment mark are etched, are provided.



LEGAL STATUS

[Date of request for examination]

31.10.1997

[Date of sending the examiner's decision of

06.06.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-135404

(43)公開日 平成11年(1999)5月21日

(51)Int.Ci.		線の対抗に行	F 1	# 0 034	
HOlL	21/027		HO1L 21/30	502M	
	21/3205			5 2 3	
// H01L	21/76		21/88	В	
			21/76	L	
			審査請求 有	請求項の数6 OL (全 10 I	貳)
(21)出顧番	特膜平9-300704	特膜平9-300704	(71) 出顧人 00000	1237 133株式会社	
(22) 出魔日		平成9年(1997)10月31日		路港区芝五丁目7番1号	

(72)発明者 堀場 信一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 祥介 (外1名)


(54) 【発明の名称】 半導体装置の製造方法

(57)【 要約】

【 課題】 工程数を増加させずにステッパー露光時のアライメントマークの検出を容易に行える半導体装置の製造方法を提供する。

【解決手段】 半導体基板1 主面に素子分離用の第1 の 構と露光用アライメント マークの第2 の溝とを形成する 半導体装置の製造方法において、前記半導体基板1 上の 前記第1 の溝と前記露光用アライメント マークの第2 の 溝とに夫々絶縁膜6 を埋め込む絶縁膜埋込工程と、フォ トレジストをマスクとして前記半導体基板1 主面より 上 に形成された前記絶縁膜6 の一部と前記露光用アライメ ントマークの溝内に形成された前記絶縁膜6 をエッチン グする絶縁膜エッチング工程とを有する。





【特許請求の範囲】

【 請求項1 】 半導体基板主面に素子分離用の第1 の構と 露光用アライメント マークの第2 の溝と を形成する 半導体装置の製造方法において, 前記半導体基板上の前記 第1 の溝と 前記露光用アライメント マークの第2 の溝とに夫々絶縁膜を埋め込む絶縁膜埋込工程と, フォトレジストをマスクとして前記半導体基板主面よりも外側に形成された前記絶縁膜の一部と前記第2 の溝内に形成された前記絶縁膜とをエッチングする絶縁膜エッチング工程とを有することを特徴とする半導体装置の製造方法。

【 請求項2 】 請求項1 記載の半導体装置の製造方法において,前記第1 の構及び前記第2 の構は,前記半導体基板上に酸化膜及び窒化膜を形成して,フォトレジストを介して所望する形状に,前記半導体基板上を前記酸化膜及び前記窒化膜とともにドライエッチする構形成工程によって形成されていることを特徴とする半導体装置の製造方法。

【 請求項3 】 請求項1 又は2 記載の半導体装置の製造方法において, 前記絶縁膜エッチング工程は, 前記基板上の前記酸化膜及び前記窒化膜上に形成された絶縁膜の凸部と前記第2 の溝上の絶縁膜の少なくとも一部とを除去する工程であることを特徴とする半導体装置の製造方法。

【 請求項4 】 請求項1 乃至3 の内のいずれかに記載の 半導体装置の製造方法において,前記絶縁膜エッチング 工程の後に,更に,CMP 研磨することと前記窒化膜及 び前記酸化膜を除去することとによって,前記第1 の溝 にトレンチ分離酸化膜を形成するとともに,前記第2 の 溝を形成し,前記基板表面にゲート酸化膜を形成し,前 記ゲート酸化膜及び前記トレンチ分離酸化膜上にシリコ ン膜を形成し,前記シリコン膜上に高融点金属シリサイ ドを形成する工程を備えていることを特徴とする半導体 装置の製造方法。

【 請求項5 】 請求項1 乃至4 の内のいずれかに記載の 半導体装置の製造方法において, 前記絶縁膜埋込工程 に, 滅圧CVD法を用いることを特徴とする半導体装置 の製造方法。

【 請求項6 】 請求項1 乃至4 の内のいずれかに記載の 半導体装置の製造方法において,前記絶縁膜埋込工程 に,バイアス高密度プラズマCVD法を用いることを特 徴とする半導体装置の製造方法。

【 発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、詳しくは、多層配線構造を備えた半導体装 置の製造方法に関する。

[0002]

【 従来の技術】従来、素子分離技術には、LOCOS (local oxidation of silicon; 酸化膜分離) 法による 素子分離技術が用いられてきた。最近では、LSI の微 細化に伴い新しい素子分離技術として、シリコン基板に 溝を掘り、そこに酸化膜を埋め込んで素子分離を行うト レンチ分離技術が用いられるようになってきている。こ の従来のトレンチ分離酸化膜の形成方法の一例につい て、図11万至図16を用いて説明する。各図におい て、(a)はセルアレイ部の断面図である。また、各図 において、(b)は、リソグラフイー工程においてステ ッパーで露光を行うときに用いるアライメントマーク部 の断面図であり、トレンチ分離と同時に形成されるもの である。

【0003】図11(a)及び(b)を参照すると、半導体基板51上に100 Aの酸化膜52と、その上に2000 Aの窒化膜53を形成した後、フォトレジスト54を所定の形状にパターニングする。次に、フオトレジスト54をマスクとして窒化膜53と酸化膜52と半導体基板51とをドライエッチングにより除去し、半導体基板に2000 A程度の素子分離用の第1の溝55ごと露光用アライメントマークの第2の溝55とを形成する。

【 0004】次に、図12(a)及び(b)に示すように、フォトレジスト54を除去した後、減圧CVD(Chemical vapor deposition) 法を用いて、酸化膜56を5000Å堆積する。次に、パターンの疎密による研磨レートの差をなくすために、CMP研磨前に、フオトレジスト57によってパターニングを行い、図13(a)及び(b)に示すように、フォトレジスト57によって、マスクされていない大面積に酸化膜56が凸になっている部分をドライエッチングにより除去する。その後、フォトレジスト57を除去する。

【 0 0 0 5 】次に,図1 4 (a) 及び(b) に示すよう に、CMP技術を用いて酸化膜56を窒化膜53をスト ッパー膜として研磨し、ウェハ全面を平坦にする。その 後,窒化膜53を高温の燐酸溶液で,酸化膜52をフッ 酸溶液で除去する。これにより、セルアレイ部には、ト レンチ分離酸化膜58 が形成され、アライメントマーク 部の溝71にもトレンチ分離酸化膜が埋め込まれてい る。続いて、図15(a)及び(b)に示すように、フ オトレジスト72を用いてパターニングを行い、アライ メント マーク部のみ露出させた後、酸化膜エッチングを 行いアライメントマーク段差70内の酸化膜58を除去 する。次に、図16(a)及び(b)に示すように、フ ォトレジスト72を除去し、ゲート酸化膜59を形成し た後、ゲート電極膜として、多結晶シリコン60とタン グステンシリ サイド 膜6 1 を形成する。その後、ゲート 電極のパターニングマスクとしてフオトレジストを用い 露光を行う。

[0006]

【 発明が解決しようとする課題】しかしながら、従来技術においては、トレンチ分離酸化膜を形成した場合、C MP の平坦化により 段差がなくなってしまう。このため

ゲート 電極にタングステンシリ サイド などの反射の大き い膜を用いると、ステッパーで露光を行う時に、トレン チ分離で形成したアライメント マークが検出できない。 従って、アライメントマークの段差を形成するために工 程数が増えるという欠点がある。

【 0007 】そこで、本発明の技術的課題は、工程数を 増加させずにステッパー露光時のアライメントマークの 検出を容易に行える半導体装置の製造方法を提供するこ とにある。

[0008]

【課題を解決するための手段】本発明の半導体装置の製造方法では、半導体基板主面に素子分離用の第1の溝と露光用アライメントマークの第2の溝とを形成する半導体装置の製造方法において、前記半導体基板上の前記第1の溝と前記露光用アライメントマークの第2の溝とに夫々絶縁膜を埋め込む絶縁膜埋込工程と、フォトレジストをマスクとして前記半導体基板主面よりも外側に形成された前記絶縁膜の一部と前記第2の溝内に形成された前記絶縁膜とをエッチングする絶縁膜エッチング工程とを有することを特徴としている。

【 0 0 0 9 】また、本発明の半導体装置の製造方法では、前記半導体装置の製造方法において、前記第1 の構及び前記第2 の溝は、前記半導体基板上に酸化膜及び窒化膜を形成して、フォトレジストを介して所望する形状に、前記半導体基板上を前記酸化膜及び前記窒化膜とともにドライエッチする溝形成工程によって形成されていることを特徴としている。

【 0010】また、本発明の半導体装置の製造方法では、前記いずれかの半導体装置の製造方法において、前記絶縁膜エッチング工程は、前記基板上の前記酸化膜及び前記室化膜上に形成された絶縁膜の凸部と前記第2の 構上の絶縁膜の少なくとも一部とを除去する工程であることを特徴としている。

【 0011】また、本発明の半導体装置の製造方法では、前記いずれかの半導体装置の製造方法において、前記絶縁膜エッチング工程の後に、更に、CMP研磨することと前記室化膜及び前記酸化膜を除去することとによって、前記第1の構にトレンチ分離酸化膜を形成するとともに、前記第2の溝を形成し、前記基板表面にゲート酸化膜を形成し、前記が一ト酸化膜を形成し、前記シリコン膜上に高融点金属シリサイドを形成する工程を備えていることを特徴としている。

【0012】ここで、本発明の半導体装置の製造方法に おいては、前記絶縁膜埋込工程に、減圧CVD法を用い ること又はバイアス高密度プラズマCVD法を用いるこ とが好ましい。

[0013]

【 発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【 0014】(第1 の実施の形態) 図1 乃至図5 は本発 明の第1の実施の形態による半導体装置の製造方法を説 明するための断面図である。各図の(a)はセルアレイ 部の断面図である。また、各図の(b)は、リソグラフ ィー工程においてステッパーで露光を行うときに用いる アライメント マーク部の断面図であり、トレンチ分離と 同時に形成される。まず、図1(a)及び(b)に示す ように、半導体基板1上に100 Åの酸化膜2と200 0 Åの窒化膜3 を形成した後、フォトレジストを所定の 形状にパターニングする。次に、フォトレジスト4をマ スクとして窒化膜3と酸化膜2と半導体基板1とをドラ イエッチングにより除去し、半導体基板に2000 A程 度の素子分離用の第1の溝5~と、露光用アライメント マークの第2の溝5とを形成する(溝形成工程)。次 に、図2 (a) 及び(b) に示すように、フォトレジス ト4を除去した後、減圧CVD法を用いて、酸化膜6を 5000 A堆積する(絶縁膜埋込工程)。次に、図3 (a) 及び(b) に示すように、パターンの疎密による 研磨レートの差をなくすために、CMP 研磨前にフオト レジスト により パターニングを行い、フォト レジスト に よりマスクされていない大面積に酸化膜6が凸になって いる部分をドライエッチングにより除去する(絶縁膜エ ッチング工程)。

【0015】ここで、第1の実施の形態においては、絶 縁膜エッチング工程は、従来技術と 異なり アライメント マーク部20には、フォトレジストによるマスクを行わ ないで酸化膜6をドライエッチングにより除去する。そ の後, フォトレジストを除去する。次に, 図4(a)及 び(b) に示すように、CMP技術を用いて酸化膜6を 窒化膜3をストッパー膜として研磨し、ウェハ全面を平 坦にする。その後、窒化膜3を高温の燐酸溶液で、酸化 膜2をフッ酸溶液で除去する。これにより、セルアレイ 部の第1の溝5~にはトレンチ分離酸化膜8 が形成さ れ, アライメントマーク部には, 第2 の溝2 1 が形成さ れる。次に、図5(a)及び(b)に示すように、ゲー ト酸化膜9を形成した後、ゲート電極膜として、多結晶 シリコン10とタングステンシリサイド膜11を形成す る。その後、ゲート電極のパターニングマスクとしてフ ォトレジストを用い露光を行う。

【 0016】(第2の実施の形態) 次に, 本発明の第2の実施の形態について説明する。

【0017】図6 乃至10は、本発明の第2の実施の形態による半導体装置の製造方法を説明するための断面図である。各図の(a) はセルアレイ部の断面図である。 【0018】また、各図の(b)は、リソグラフィー工程においてステッパーで露光を行うときに用いるアライメントマーク部の断面図であり、トレンチ分離と同時に形成される。

【 0019】まず、図6(a)及び(b)に示すように、半導体基板1上に100Åの酸化膜2と2000Å

の窒化膜3を形成した後、フォトレジストを所定の形状 にパターニングする。次に、フォトレジスト4をマスク として窒化膜3と酸化膜2と半導体基板1とをドライエ ッチングにより除去し、半導体基板に2000 A程度の 素子分離用の第1の溝5~と、露光用アライメントマー クの第2の溝5とを形成する(溝形成工程)。次に、図 7(a)及び(b)に示すように、フォトレジスト4を 除去した後、バイアス高密度プラズマCVD法を用い て、酸化膜12を5000Å堆積する(絶縁膜埋込工 程)。次に、図8(a)及び(b)に示すように、パタ ーンの疎密による研磨レートの差をなくすために、СМ P 研磨前にフォトレジスト7 によりパターニングを行 い、フオトレジスト7によりマスクされていない大面積 に酸化膜12 が凸になっている部分をドライエッチング により除去する(絶縁膜エッチング工程)。ここで、第 2 の実施の形態においては、絶縁膜エッチング工程は、 従来技術とは、異なり、 セルアレイ部にはフオトレジス ト7によるマスクを行い、アライメントマーク部20に は行わないで、ドライエッチングにより酸化膜12を除 去する。その後フオトレジスト7を除去する。次に、C MP 技術を用いて酸化膜1 2 を窒化膜3 をストッパー膜 として研磨し、ウェハ全面を平坦にする。その後、窒化 膜3を高温の燐酸溶液で、酸化膜12をフッ酸溶液で除 去する。これにより、図9(a)及び(b)に示すよう に、セルアレイ部にはトレンチ分離酸化膜8 が形成さ れ、アライメントマーク部には、第2の溝21が形成さ れる。次に、図10(a)及び(b)に示すように、ゲ ート酸化膜9を形成した後、ゲート電極膜として、多結 晶シリコン10とタングステンシリサイド膜11を形成 する。その後、ゲート電極のパターニングマスクとして フオトレジストを用い露光を行う。第2の実施の形態で は、トレンチ分離の埋め込み酸化膜としてバイアス高密 度プラズマCVD法による酸化膜を用いているため、第 1 の実施の形態の様に最終的にアライメント マーク 部に 酸化膜によるサイドウォールが形成されないため段差が 急峻になる。これにより マーク 検出が容易になり アライ メント精度が向上する。

[0020]

【 発明の効果】以上説明したように、本発明によれば、C MP でトレンチ分離用絶縁膜の平坦化を行う際に、パターンの疎密による研磨レートの差をなくすために、大面積に分離用絶縁膜が凸になっている部分をエッチングする。この時に、アライメントマーク部の第2の溝に埋め込まれている絶縁膜もエッチングし段差を形成しているので、工程数を増加させずにリソグラフィー工程でのステッパーによるアライメントマークの検出を容易に行えるようにできる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。 【 図2 】本発明の第1 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図3 】本発明の第1 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図4 】 本発明の第1 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図5 】本発明の第1 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図6 】本発明の第2 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図7 】本発明の第2 の実施の形態による半導体装置の 製造方法の説明に供せられる 断面図である。

【 図8 】本発明の第2 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【 図9 】本発明の第2 の実施の形態による半導体装置の 製造方法の説明に供せられる断面図である。

【図10】本発明の第2の実施の形態による半導体装置の製造方法の説明に供せられる断面図である。

【図11】従来技術による半導体装置の製造方法の説明 に供せられる断面図である。

【 図1 2 】従来技術による半導体装置の製造方法の説明 に供せられる断面図である。

【図13】従来技術による半導体装置の製造方法の説明に供せられる断面図である。

【 図1 4 】従来技術による半導体装置の製造方法の説明 に供せられる断面図である。

【 図1 5 】従来技術による半導体装置の製造方法の説明 に供せられる断面図である。


【 図1 6 】従来技術による半導体装置の製造方法の説明 に供せられる断面図である。

【符号の説明】


- 1 半導体基板
- 2,6,12 酸化膜
- 3 窒化膜
- 4,7 フォトレジスト
- 5,21 第2の溝
- 5 第1 の溝
- 8 トレンチ分離酸化膜
- 9 ゲート 酸化膜
- 10 多結晶シリコン
- 11 タングステンシリサイド
- 51 半導体基板
- 52,56 酸化膜
- 53 窒化膜
- 54,57 フォトレジスト
- 55 第1の溝
- 55,71 第2の溝
- 58 トレンチ分離酸化膜
- 59 ゲート酸化膜
- 60 多結晶シリコン

61 タングステンシリサイド







(p)





【図2】






【図3】







【図4】




(b)




【図5】




(b)



【図6】




(b)




【図7】









【図8】







【図9】




(b)












【図11】




(b)




【図12】








(a)




(b)




【図14】

. .




(b)




【図15】


(a)




(b)



【図16】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:					
☐ BLACK BORDERS					
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES					
☐ FADED TEXT OR DRAWING					
BLURRED OR ILLEGIBLE TEXT OR DRAWING					
☐ SKEWED/SLANTED IMAGES					
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS					
☐ GRAY SCALE DOCUMENTS					
☐ LÎNES OR MARKS ON ORIGINAL DOCUMENT					
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY					
☐ OTHER:					

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.